Intelligence Artificielle pour la Modélisation et l'Analyse Topographique des Puces Électroniques H/F

Description de l'offre

Description

Rejoignez-nous en Stage ! CEA Tech Corporate from CEA Tech on Vimeo. En tant que stagiaire au CEA, vous aurez l'opportunité de travailler au sein d'un environnement de recherche de renommée mondiale. Nos équipes sont composées d'experts passionnés et dédiés, offrant un cadre propice à l'apprentissage et à la collaboration. Vous aurez accès à des équipements de pointe et à des ressources de recherche de premier ordre pour mener à bien vos missions. A Neural-Ordinary-Differential-Equations Based Generic Approach for Process Modeling in DTCO: A Case Study in Chemical-Mechanical Planarization and Copper Plating https://doi.org/10.1145/3676536.3676647 Description du poste : L'inspection des surfaces de wafers est une étape cruciale dans les processus de microfabrication en microélectronique. Les variations de processus peuvent entraîner des défauts coûteux, affectant la qualité et les performances des puces électroniques. Les récentes avancées en intelligence artificielle (IA), en particulier les réseaux de neurones convolutifs (CNN), démontrent des performances exceptionnelles en analyse d'images et en prédiction spatiale. Ces technologies permettent la détection et la prédiction des défauts de surface avec une précision impressionnante, offrant des améliorations significatives par rapport aux méthodes conventionnelles. Ce stage vise à caractériser les surfaces structurées des puces électroniques en utilisant l'interférométrie optique ; il impliquera le développement de modèles CNN pour simuler entièrement la topographie des puces mesurées. Ce travail innovant aidera à mieux comprendre et modéliser les surfaces des puces électroniques, contribuant à l'amélioration des processus de fabrication. Au sein du laboratoire LPMS vous travaillerez dans une équipe d'environ 40 personnes. Vous ajouterez votre touche sur des missions de type : Développement et optimisation de modèles de réseaux de neurones convolutifs (CNN) pour l'analyse des surfaces de wafers. Simulation et prédiction des défaut topographiques sur les puces microélectroniques. Collaboration avec des experts pour améliorer les processus de fabrication et réduire les défauts coûteux. En fonction des attendus de votre école, les sujets pourront être discutés.

Date de début

01 oct., 2025

Profil

Qu'attendons-nous de vous ? Un profil étudiant maths / informatique est privilégié, mais un parcours orienté physique / physique des matériaux est possible si le candidat possède une expérience significative en Python (traitement données/image, GUI). Vous êtes passionné par la recherche scientifique et technologique et êtes reconnu pour être capable de travailler de manière autonome et de collaborer efficacement avec une équipe de recherche. Vous possédez des connaissances en Python, Deep learning et analyse d'images. Rejoignez-nous, venez développer vos compétences et en acquérir de nouvelles ! Vous avez encore un doute ? Nous vous proposons : L'opportunité de travailler au sein d'une organisation de renommée mondiale dans le domaine de la recherche scientifique, Un environnement unique dédié à des projets ambitieux au profit des grands enjeux sociétaux actuels, Une expérience à la pointe de l'innovation, comportant un fort potentiel de développement industriel, Des moyens expérimentaux exceptionnels et un encadrement de qualité, De réelles opportunités de carrière à l'issue de votre stage Un poste au coeur de la métropole grenobloise, facilement accessible via la mobilité douce favorisée par le CEA, Une participation aux transports en commun à hauteur de 85%, Un équilibre vie privée - vie professionnelle reconnu, Un restaurant d'entreprise, Une politique diversité et inclusion, Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes handicapées, cet emploi est ouvert à toutes et à tous. Le CEA propose des aménagements et/ou des possibilités d'organisation pour l'inclusion des travailleurs handicapés.

Fonction

Informatique_syst_info

Durée (Mois)

3

Formation

RJ/Qualif/Ingenieur_B5

Secteur

Ind_hightech_telecom