Spécification, développement et validation d'un bloc d'interface JTAG sur FPGA M/F

Description de l'offre

General information

Reference

2020-5182  

Job level

20 - Professional First Level

Position description

Posting title

Spécification, développement et validation d'un bloc d'interface JTAG sur FPGA M/F

Regular/Temporary

Temporary

Contract duration (nb of months)

12 or 36

Job description

Votre alternance se déroulera chez STMicroelectronics à Crolles (Isère) au sein de l’équipe Haute Fiabilité, qui qualifie d’un point de vue radiatif les technologies développées par STMicroelectronics, pour une utilisation dans de nombreux domaines aux contraintes de fiabilité fortes tels que l’aéronautique, le spatial, ou encore l’automobile.

Dans le cadre de ses activités, l’équipe utilise, pour tester et valider les circuits durcis conçus dans l’équipe, une carte FPGA (field-programmable gate array) connectée d’un côté à une machine hôte, de l’autre côté à une carte fille contenant le circuit à tester. Ces circuits contiennent différents types d’éléments chainés par une « chaine JTAG » destinée au debug du circuit. Celle-ci peut être utilisée de différentes façons, comme pour injecter un pattern de test ou charger la mémoire d’un processeur avec l’image correspondant au code à exécuter ou même injecter volontairement une erreur dans un élément à tester.

 

Dans le cadre de cette alternance, votre mission est de développer et d’intégrer dans le système existant un bloc matériel mettant en œuvre le standard JTAG, synthétisable sur le FPGA et permettant de réaliser une ou plusieurs de ces opérations commandées à partir du PC hôte. Vous serez donc amené à:

·  Comprendre le standard JTAG, ainsi éventuellement que d’autres protocoles,
·  Comprendre l’architecture de test existante formée de la machine hôte, de la carte FPGA et de la carte fille contenant le circuit à tester ainsi que les différents niveaux de protocole,
·  Comprendre la structure du système de test intégré sur le FPGA à base de processeur micro-Blaze et d’un ensemble de périphériques destinés à commander les I/Os du circuit testé
·  Contribuer à la spécification du bloc matériel et du protocole de chargement des données dans la chaine JTAG,
·  Développer le bloc en langage VHDL ou Verilog,
·  Intégrer et tester ce bloc sur la carte FPGA
·  Développer le logiciel de commande sur le PC hôte
·  Valider vos développements,
·  Documenter votre travail.

Dans un deuxième temps, en fonction de l’avancement des travaux, la connexion d’un debugger  au travers de l’interface JTAG pourra être envisagée.

Profile

Etudiant en alternance 1 ou 3 ans.

Etudiant Licence 3 ou master 1/2 en électronique / informatique / systèmes embarqués

Position localisation

Job location

Europe, France, Crolles

Candidate criteria

Education level required

5 - Master degree

Experience level required

Less than 2 years

Languages

English (1- Basic)

Requester

Desired start date

01/09/2020