Stage - Fpga Optimisation de Traitements Embarqués sur la Dernière Génération de Soc Amd Versal H/F

Description de l'offre

Description

Vous êtes passionné(e) par l'électronique, le traitement du signal et les architectures innovantes ? Rejoignez SAFRAN DATA SYSTEMS et participez à l'exploration des technologies de pointe dédiées aux communications des satellites ! Au coeur de notre équipe R&D, vous aurez l'opportunité de travailler sur la nouvelle génération de composants Versal (AMD), qui intègrent à la fois logique programmable (FPGA), processeurs multicoeurs et accélérateurs AI Engine (AIE). Ces solutions matérielles intelligentes ouvrent des perspectives inédites en termes de performances, d'optimisation énergétique et de puissance de calcul - des enjeux cruciaux pour les systèmes embarqués. Au cours de ce stage, vous comparerez différentes stratégies d'implémentation d'une chaîne de traitement de signal, et évaluerez concrètement les apports de ces architectures hétérogènes. Prenez part à l'innovation de demain et développez vos compétences sur des technologies en pleine émergence ! Sous la supervision de l'équipe R&D, vous serez chargé(e) de : - Faire un état des lieux des ressources disponibles sur le développement d'applications de traitement de signal utilisant les AI Engine. - Prendre en main l'environnement de développement pour une cible Versal (matériel & outils logiciels). - Porter une IP DVBS2 sur la matrice Versal selon trois options : o Utilisation du FPGA seul o Utilisation conjointe FPGA + AIE o Utilisation des AIE uniquement - Analyser et comparer les performances (temps de traitement, consommation, occupation des ressources, débits atteignables, etc.) pour chacune des solutions mises en oeuvre. - Documenter vos travaux, présenter vos résultats et formuler des recommandations sur l'intérêt des AIE par rapport à une implémentation FPGA seule.

Date de début

22 oct., 2025

Profil

Niveau d'étude : stage de fin d'études ingénieur Compétences techniques recherchées : - Bonnes connaissances en développement FPGA VHDL. - Connaissance du langage C ou C++. - Connaissance du langage python. Compétences humaines/sociales recherchées : - Autonomie, rigueur, esprit d'analyse et intérêt pour l'innovation technologique. - Travail en équipe

Répartition du temps de travail

Full time

Fonction

Ingenierie_telecom

Durée (Mois)

6

Formation

RJ/Qualif/Ingenieur_B5

Secteur

Ind_aero