Élaboration d'une méthodologie de conception de mémoire interne « flexible » pour l'accélération sur F/H

Description de l'offre

Élaboration d'une méthodologie de conception de mémoire interne « flexible » pour l'accélération sur F/H

Détail de l'offre

Informations générales

Entité de rattachement

Safran est un groupe international de haute technologie opérant dans les domaines de l'aéronautique (propulsion, équipements et intérieurs), de l'espace et de la défense. Sa mission : contribuer durablement à un monde plus sûr, où le transport aérien devient toujours plus respectueux de l'environnement, plus confortable et plus accessible. Implanté sur tous les continents, le Groupe emploie 100 000 collaborateurs pour un chiffre d'affaires de 27,3 milliards d'euros en 2024, et occupe, seul ou en partenariat, des positions de premier plan mondial ou européen sur ses marchés.

Safran est la 2ème entreprise du secteur aéronautique et défense du classement « World's Best Companies 2024 » du magazine TIME.

Safran Electronics & Defense propose à ses clients des solutions d'intelligence embarquée leur permettant d'appréhender l'environnement, de réduire la charge mentale et de garantir une trajectoire, même en situation critique, ce dans tous les environnements : sur terre, en mer, dans le ciel ou l'espace. La société met les expertises de ses 13 000 collaborateurs au service de ces trois fonctions : observer, décider et guider, pour les marchés civils et militaires.

Parce que nous sommes persuadés que chaque talent compte, nous valorisons et encourageons les candidatures de personnes en situation de handicap pour nos opportunités d'emploi.

Référence

ERA-26-DT- STA-185590-164568

Description du poste

Intitulé du poste

Élaboration d'une méthodologie de conception de mémoire interne « flexible » pour l'accélération sur F/H

Type contrat

Stage

Durée du contrat

5/6 mois

Statut (CSP)

Etudiant

Temps de travail

Temps complet

Parlons de votre future mission

Problématique :

Pour être en mesure de paralléliser massivement les calculs nécessaires à l'accélération de réseaux de neurones sur FPGA, il est nécessaire disposer d'une architecture mémoire capable de fournir les données aux unités de calcul avec un débit suffisamment élevé. Lorsque les ressources de calcul sont ralenties par une alimentation insuffisante en données, la performance globale du réseau est limitée par ce goulot d'étranglement, un phénomène désigné sous le terme de « Memory Wall ». Cette contrainte impose une réflexion approfondie sur la conception des architectures mémoire, en prenant en compte à la fois les caractéristiques des réseaux de neurones et celles du FPGA.

Mission du stage:

L'objectif de ce stage est de développer une méthodologie pour concevoir des architectures mémoire internes optimisées pour les FPGA, adaptées aux besoins spécifiques des réseaux de neurones et à leurs contraintes d'implémentations. Le stagiaire analysera les différentes manières d'alimenter les structures de calcul utilisées en fonction du profil des couches de convolutions à réaliser, ainsi que les caractéristiques des données manipulées. Le travail consistera à identifier les contraintes et besoins principaux, à proposer une démarche pour dimensionner et organiser la mémoire avec les blocs mémoires du FPGA, et à définir des critères d'évaluation permettant de comparer différentes organisations. La méthodologie proposée sera illustrée et validée sur un ou plusieurs types de convolutions différentes, en observant l'impact sur les performances débit de la structure de calcul.

Mais encore ? (avantages, spécificités, …)

N/A

Parlons de vous

Etudiant en Electronique ou Systèmes embarqués, avec spécialisation en micro-électronique de préférence

Compétence en développement FPGA en HDL (SystemVerilog de préférence)

Compétence ou curiosité sur les réseaux de neurones et leur structure

Curiosité intellectuelle, capacité à appréhender des algorithmes complexes

Localisation du poste

Localisation du poste

Europe, France, Ile de France, VAL D'OISE (95)

Ville

21 avenue du Gros Chêne 95610 ERAGNY-SUR-OISE

Critères candidat

Niveau d'études min. requis

BAC+5

Niveau d'expérience min. requis

Jeune diplômé-e/Première expérience